Original document

LIGHT-EMITTING DIODE ARRAY AND MANUFACTURE THEREOF

Publication number: JP2001077411 Publication date: 2001-03-23

Inventor: KOIZUMI MASUMI; FUJIWARA HIROYUKI; NOBORI MASAHARU;

NAKAMURA YUKIO

Applicant: OKI ELECTRIC IND CO LTD

Classification:

- international: *H01L33/00*; H01L33/00; (IPC1-7): H01L33/00

- european:


Application number: JP19990245653 19990831 Priority number(s): JP19990245653 19990831


View INPADOC patent family

Report a data error here

Abstract of JP2001077411

PROBLEM TO BE SOLVED: To obtain a light-emitting diode array where light absorption and leakage current at GaAs layers are reduced. SOLUTION: This lightemitting diode array has a double heterostructure, consisting of an N-type Al0.4Ga0.6As lower clad layer 12, an Ntype Al0.15Ga0.85As active layer 13, a Ptype Al0.4Ga0.6As upper clad layer 14, and a P-type Al0.4Ga0.6 As current diffusion layer 15. Each of light-emitting diodes is isolated by an isolation groove. An uppermost P-type GaAs ohmic layer 3 is provided in the middle of each lightemitting diode region. The distances between the four sides of the layer 3 and the corresponding device isolation edges are made equal. As a result of this constitution, light absorption at the GaAs layers can be reduced, and leakage current in the transverse direction can be reduced.





Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-77411 (P2001-77411A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.Cl.7

H01L 33/00

酸別割号

FΙ

テーマコード(参考)

H01L 33/00

A 5F041

E

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出顧番号

特願平11-245653

(22)出顧日

平成11年8月31日(1999.8.31)

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 小泉 真澄

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72)発明者 藤原 博之

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(74)代理人 100089093

弁理士 大西 健治


最終頁に続く

(54) 【発明の名称】 発光ダイオードアレイおよびその製造方法

(57)【要約】

【課題】 GaAs層での光吸収およびリーク電流が軽減された発光ダイオードアレイを提供する。

【解決手段】 N型A 1_{0.4} Ga_{0.6} As下部クラッド層 12、 N型A 1_{0.15} Ga_{0.85} As活性層 13、 P型A 1_{0.4} Ga_{0.6} As上部クラッド層 14、 P型A 1_{0.4} Ga_{0.6} As 上部クラッド層 14、 P型A 1_{0.4} Ga_{0.6} As電流拡散層 15からなるダブルヘテロ構造の層構成からなる。各発光ダイオードは分離溝によって素子分離され、最上層の各P型GaAsオーミック層 3を各発光ダイオード領域の中央部に設けるとともに、 P型 GaAsオーミック層 3の4 辺と素子分離エッジとの距離 L3を均等としている。この構成により、 GaAs層での光吸収が軽減され且つ横方向のリーク電流が軽減される。



第1実施形態の発光ダイオ - ドアレイの断面図

【特許請求の範囲】

【請求項1】 半導体基板上に、順に、少なくとも、半 導体下部クラッド層、半導体活性層、半導体上部クラッ ド層、半導体電流拡散層、およびGaAsオーミック層 が積層された層構成を有し、少なくとも前記半導体活性 層を越える分離溝によって、各発光ダイオードの領域に 素子分離され、かつ各発光ダイオードの個別電極が前記 各GaAsオーミック層に接続されている、発光ダイオードアレイにおいて、

前記各発光ダイオードの前記各GaAsオーミック層が、各発光ダイオードの各領域の周辺部において除去されて当該各領域の中央部に設けられている、ことを特徴とする発光ダイオードアレイ。

【請求項2】 各発光ダイオードの各G a A s オーミック層が、素子分離エッジから均等距離の中央領域に形成されている、ことを特徴とする請求項1 に記載の発光ダイオードアレイ。

【請求項3】 半導体電流拡散層がA1GaAsからなる、請求項2に記載の発光ダイオードアレイの製造方法において、

所定のマスクを用いたエッチングによって各発光ダイオードの領域に素子分離した後、素子分離時の前記マスクを用い、かつ、GaAsに対してAlGaAsのエッチング速度が遅い高選択比のエッチャントを用いて、セルフアラインで各GaAsオーミック層を側面からエッチングする工程、を含むことを特徴とする発光ダイオードアレイの製造方法。

【請求項4】 N型半導体基板上に、順に、少なくとも、N型半導体下部クラッド層、半導体活性層、 P型A1GaA電流拡散層、およびP型GaAsオーミック層が積層された層構成を有し、少なくとも前記活半導体性層を越える分離溝によって、各発光ダイオードの領域に素子分離され、かつ各発光ダイオードの個別電極が前記各P型GaAsオーミック層に接続されている、発光ダイオードアレイにおいて、

前記各発光ダイオードの前記各GaAsオーミック層が、各発光ダイオードの各領域の周辺部において除去されて当該各領域の中央部に設けられ、かつ、

前記各発光ダイオードの前記各GaAsオーミック層および前記各P型AlGaAs電流拡散層が、炭素を導電型不純物とする高濃度のドープ層である、ことを特徴とする発光ダイオードアレイ。

【請求項5】 半導体活性層がA1GaAsからなる、 請求項4に記載の発光ダイオードアレイにおいて、 各発光ダイオードの各P型A1GaAs電流拡散層が、 前記A1GaAs活性層と比較して大きなA1組成比を 有し、且つ、

各発光ダイオードの各P型A1GaAs上部クラッド層が、前記P型A1GaAs電流拡散層と比較して低濃度

のキャリア濃度を有する、ことを特徴とする発光ダイオ ードアレイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子写真プリンタ の高発光効率光源等として用いられる発光ダイオードア レイおよびその製造方法に関する。

[0002]

【従来の技術】電子写真プリンタは、画像信号に応じて 光源アレイの各ドットを発光させ、分布屈折率レンズな どの等倍結像素子により、感光体ドラム上に露光して静 電潜像を形成し、現像器でトナーを選択的に付着させた 後、普通紙に転写させることにより、印字を行うもので ある。この種の光源アレイとして用いられる上面発光型 の発光ダイオードアレイは、最も単純には、GaAs基 板上にエピタキシャル成長させてGaAsP層を形成 し、その層中に、P型不純物として働くZnなどを、気 相拡散法などで選択的に拡散してP型拡散領域を形成す ることによって構成されている(例えば、文献「光プリ ンタ設計、121~126頁、トリケップス発行、19 85年」、参照)。昨今プリンタの印字速度の高速化に ともない、より高出力の発光ダイオードアレイが求めら れ、また、高速化と同時に印刷密度の高密度化も進めら れており、ドット数の増加による消費電力の増加を考慮 して、より高発光効率の発光ダイオードアレイが求めら れている。このような背景により、高発光効率化が可能 であるダブルヘテロ構造型の発光ダイオードアレイが提 案されている(例えば特開平6-302856号公報参 照)。従来のダブルヘテロ構造型の発光ダイオードアレ イの一例を図9に示す。図9において、31は面発光ダ イオード、32は面発光ダイオードアレイ、33はGa As基板、41,44は電極、42は配線、45は分離 溝、46はボンディングパッドを示している。この発光 ダイオードアレイは、発光部構造として、素子分離溝4 5により、エピタキシャル層の上層部である2層のGa Asオーミック層39,40を全面に残した構造で、オ ーミック層40の一部にAu系の上部電極41が形成さ れ、かつ上部電極41に接続した配線42が形成されて いる。また、この発光ダイオードアレイでは、例えば、 GaAs層39が0.05μm厚で、1~2e18cm -3のキャリア濃度であり、GaAs層40は0.05 μ m厚で、 $1\sim2e19cm^{-3}$ のキャリア濃度であり、電 極41はAu-Zn/Auであり、また、上部電極下の 電流集中に基づく光の遮蔽による光取出し量の低下を改 善するために、上部クラッド層37とGaAsオーミッ ク層39との間にキャリア濃度が2e18cm-3、厚み が1.25μm程度の電流拡散層38を設置している。 なお、ここで、例えば2e18は2×1018を意味す る。

[0003]

【発明が解決しようとする課題】しかしながら、図9のような構造の発光ダイオードアレイでは、以下のような問題がある。

- 1)オーミック層であるGaAs層が全面に形成されているために、活性層から出射した光の一部は、GaAsオーミック層で吸収されてしまい、その分取出し光量が減少してしまう。
- 2)オーミック層であるGaAs層を全面に残した構成であるため、1200dpiなどの高密度アレイを考えた場合に、クラッド層に比較してハンドギャップが小さいGaAsに、キャリアが溜まり易く、その結果としてオーミック層であるGaAs層を横方向に電流が流れやすくなり、素子分離エッジに到達する電流が無視できなくなり、その電流は素子分離の断面の表面ダグリングボンドによる界面準位にトラップされたり、断面表面をリークするなど、非発光成分の電流が大きくなる。その結果として、発光効率が悪くなるという問題が生ずる。
- 3)キャリア濃度が2e18cm⁻³とそれほど高くない電流拡散層が設置されており、その分エピタキシャル厚が厚くなり、MOCVD法によるエピタキシャルウエハの価格も、その分高くなってしまう。つまり、発光ダイオードアレイチップのコストが高くなるという問題がある。
- 4) 厚い電流拡散層があるために、素子分離のエッチング深さもその分深くする必要があり、それにより素子分離エッジ段差での配線の段差被覆性が悪くなる。
- 5) GaAsオーミック層40はキャリア濃度が1~2 e19 c m-3程度であるため、ノンアロイでのオーミック接合はとりにくい。そのために、上部電極40としてAu系の電極を形成している。その結果配線と上部電極を2回に分けて形成することになり、少なくとも、素子分離形成、上部電極形成、絶縁膜形成、および配線形成の4枚のマスクが必要であり、工程数が多くなってしまうという問題がある。以上のように、従来のダブルヘテロ構造の発光ダイオードアレイには改善されるべき項目が有り、本発明は、これらの課題を満足できる発光ダイオードアレイの構造と製造方法を提供することにあり、特に、GaAs層での光吸収およびリーク電流が軽減された発光ダイオードを提供することを目的とする。

[0004]

【課題を解決するための手段】本発明は、半導体基板上に、順に、少なくとも、半導体下部クラッド層、半導体 活性層、半導体上部クラッド層、半導体電流拡散層、およびGaAsオーミック層が積層された層構成を有し、少なくとも前記半導体活性層を越える分離溝によって、各発光ダイオードの領域に素子分離され、かつ各発光ダイオードの個別電極が前記各GaAsオーミック層に接続されている、発光ダイオードアレイに関する。請求項1の発明は、各発光ダイオードの各GaAsオーミック層が、各発光ダイオードの各領域の周辺部において除去

されてこの各領域の中央部に設けられている、ことを特 徴とする。この構成によれば、GaAs層での光吸収が 軽減され且つ横方向のリーク電流が軽減され、高出力の 発光ダイオードアレイを得ることができる。請求項2の 発明は、各発光ダイオードの各GaAsオーミック層 が、素子分離エッジから均等距離の中央領域に形成され ている、ことを特徴とする。この構成によれば、横方向 のリーク電流がさらに軽減される。請求項3の発明は、 半導体電流拡散層がAIGaAsからなる請求項2に記 載の発光ダイオードアレイの製造方法に関するものであ り、所定のマスクを用いたエッチングによって各発光ダ イオードの領域に素子分離した後、素子分離時の前記マ スクを用い、かつ、GaAsに対してA1GaAsのエ ッチング速度が遅い高選択比のエッチャントを用いて、 セルフアラインで各GaAsオーミック層を側面からエ ッチングする工程、を含むことを特徴とする。この製造 方法によれば、新たなマスクが不要となり、製造工程を 簡略化することができる。

【0005】請求項4の発明は、N型半導体基板上に、 順に、少なくとも、N型半導体下部クラッド層、半導体 活性層、 P型A1GaAs上部クラッド層、 P型A1 GaAs電流拡散層、 およびP型GaAsオーミック 層が積層された層構成を有し、少なくとも前記半導体活 性層を越える分離溝によって、各発光ダイオードの領域 に素子分離され、かつ各発光ダイオードの個別電極が前 記各P型GaAsオーミック層に接続されている発光ダ イオードアレイにおいて、請求項1の発明と同様に、各 発光ダイオードの各GaAsオーミック層が、各発光ダ イオードの各領域の周辺部において除去されて各領域の 中央部に設けられている、ことを特徴とする。さらに、 各発光ダイオードの各GaAsオーミック層および各P 型A1GaAs電流拡散層が、炭素を導電型不純物とす る高濃度のドープ層である、ことを特徴とする。請求項 5の発明は、半導体活性層がAIGaAsからなる請求 項4に記載の発光ダイオードアレイに関するものであ り、各発光ダイオードの各P型A1GaAs電流拡散層 が、前記AIGaAs活性層と比較して大きなAI組成 比を有し、且つ、各発光ダイオードの各P型AlGaA s上部クラッド層が、P型AIGaAs電流拡散層と比 較して低濃度のキャリア濃度を有する、ことを特徴とす る。これらの構成によれば、上部クラッド層での電流広 がり大きくなり、高出力の発光ダイオードアレイを得る ことができるようになるとともに、GaAsオーミック 層とノンアロイでオーミックを取ることが可能となり、 電極と配線とを同時に形成でき、製造工程が簡略化でき

[0006]

【発明の実施の形態】次に、本発明の第1の実施の形態を図1~図3を用いて説明する。図1は本発明の第1の実施の形態を示す上面発光型の発光ダイオードアレイの

平面図、図2は図1における部分拡大図、図3は図1の A-A'線に沿った断面図であり、この実施形態は、ド ット密度が1200dpiで192ドット/チップの例 を示している。図1に示すように、この実施形態の発光 ダイオードアレイは、192個の発光ダイオード1-1~ 1-192が1200dpiのピッチ(約21.2μm)で 直線状に配設され、各発光ダイオード1-1~1-192は、 その間に形成された素子分離溝2で電気的かつ空間的に 分離されている。各発光ダイオード1-1~1-192は、最 上部に一部をエッチング除去した高濃度C(炭素)ドー プのP型GaAsオーミック層3-1~3-192が形成され ており、それに直接接続して電極配線4-1~4-192が形 成されている。電極配線4-1~4-192は、上部電極の役 割と、上部電極をドライバICに接続するための配線及 びボンディングパッドとの役割を持つ。

【0007】図2に示すように、この実施形態の発光ダ イオードアレイは、そのサイズとして、素子分離された 発光部の縦横L1、12を約10μmとし、その中央部 のP型GaAsオーミック層3の4辺と素子分離エッジ との距離L3を均等とし、L3=2.5µmとした。ま た、発光ダイオード1の電極幅L4を約2μmとした。

層	組成	キャリア濃度	膜厚
		(c m ⁻³)	(μm)
基板10	N型GaAs	5 e 1 7	
バッファ層11	N型GaAs	5 e 1 8	0.1
下部クラッド層12	N型Al _{0.4} Ga _{0.6} As	5 e 1 7	0.5
活性層13	N型Al _{0.15} Ga _{0.85} As	1 e 1 8	0.1
上部クラッド層14	P型Al _{0.4} Ga _{0.6} As	5 e 1 7	0.1
電流拡散層15	P型Al _{0.4} Ga _{0.6} As	5 e 1 9	0.5
オーミック層3	P型GaAs	4 e 1 9	0.1

ここで、上部クラッド層14とオーミック層3は、C (炭素)を導電型不純物としてドープして形成したもの である。また、電極配線4とのショート防止のため、絶 縁膜16としてCVD法によるSiNx膜を用い、裏面 電極18としてAu系電極を用いた。

【0010】次に、この実施形態の発光ダイオードアレ イの特性について説明する。図4に、GaAsオーミッ ク層3をエッチング除去せずに発光部全面に残した場合 と、この実施形態のようにGaAsオーミック層3を一 部除去した場合の電流一光量特性を示す。なお、この比 較は、電流拡散層15を0.5μm厚の高濃度Cドープ のA1GaAs層とした場合での結果である。図4から 明らかなように、この実施形態の素子構造では、上部電 極とのオーミックを容易にするためのGaAsオーミッ ク層の一部が除去されているために、GaAsオーミッ ク層3での光吸収成分が少なくなり、電流に対する光量 の傾きが大きくなる。また、オーミック層3をCを導電 型不純物としたGaAs層とすることにより、容易にキ ャリア濃度を高くすることができる。これにより、4 e 19cm-3という高濃度のGaAsオーミック層とする

素子分離溝2の深さは各発光ダイオードが電気的かつ空 間的に分離されるように、少なくとも下部クラッド層に 届く(活性層を越える)ような深さとし、後述する層構 成を考慮して1.0μmとした。また、図1において、 素子分離溝の溝幅L5は約10μmとし、電極配線4は 約1μm厚のA1膜により形成した。

【0008】図3に示すように、この実施形態の発光ダ イオードの積層構造は、N型GaAs基板10の上に、 MOCVD法によりエピタキシャル成長させて形成し た、N型GaAsバッファ層11、N型A10.4Ga0.6 As下部クラッド層12、 N型A1_{0.15}Ga_{0.85}As 活性層13、 N型Alo.4Gao.6As上部クラッド層 14、P型A1_{0.4}Ga_{0.6}As電流拡散層15、P型G aAsオーミック層3を含む複数層よりなっており、発 光波長に対応するエネルギーバンドギャップの活性層1 3を、それよりもエネルギーバンドギャップの大きいク ラッド層12,14で挟んだ、いわゆるダブルヘテロ構 造になっている。以下に各層のキャリア濃度および膜厚 の概略値を示す。

[0009]

ことで、ノンアロイ型でもオーミックを取ることが可能 となる。それにより、電極配線4として、A1を用いて も、良好な接続が得られる。

【0011】図5に、電流拡散層15であるAlGaA s層の膜厚を 0.5μ mとして、キャリア濃度が2e18 c m⁻³の場合と、5 e 1 9 c m⁻³の場合での、それぞ れの発光ダイオードの電流一光量特性を示す。図5から 明らかなように、キャリア濃度が2e18cm-3の場合 には、電流一光量特性は非線型になる。これは、電流拡 散層15での電流広がりが小さいために、電極直下で発 光しやすくなるためである。一方、この実施形態のよう に、電流拡散層15としてキャリア濃度が5e19cm -3のA1GaAs層を形成することにより、電流を十分 広げることができる。これにより、0.5μmという薄 い膜厚でも、図5に示したように、光量が電流に対して 比例するような特性を示す発光ダイオードを得ることが できる。なお、この実施形態では、「AIGaAs電流 拡散層におけるA1の組成比を〇. 4としているが、よ り小さなA1比のものを用いることにより、より低抵抗 の層とすることができる。但し、光吸収の面から、 A

1 GaAs電流拡散層のAl比はAlGaAs活性層のO.15なるAl比よりも大きい必要があり、この実施形態では、O.2以上の適当なAl比とすることができる。

【0012】図6に、オーミック層3であるGaAs層 をこの実施形態のように素子分離エッジから均等の位置 に形成した場合と、素子分離エッジから不均等に形成し た場合の、それぞれの発光ダイオードの電流一光量特性 を示す。図6から明らかなように、GaAsオーミック 層3が不均等に形成されている場合には、均等に形成さ れているこの実施形態に比較し、光量に対する光量の傾 きが小さくなっている。これは、不均等にGaAsオー ミック層3が形成されている場合には、素子分離エッジ に近い部分に、非発光成分の電流が流れやすくなってし まうためと考えられる。図7に、上部クラッド層14の キャリア濃度に対する発光ダイオードの光量変化特性を 示す。図7から明らかなように、上部クラッド層14の キャリア濃度としては、2×1018以下が望ましいこと を示している。これは、上部クラッド層14のキャリア 濃度が高くなるにつれ、活性層13と上部クラッド層1 4との界面の結晶性が悪くなるために、非発光成分が増 加することに起因するものと推察される。

【0013】以上の説明から明らかなように、この実施 形態の発光ダイオードアレイによれば、まず、電流拡散 層として高濃度CドープのA1GaAs層を設置したの で、電流拡散層の抵抗を従来のZnを不純物とした場合 に比較して、十分下げることが可能となる。そのため、 O. 5μm程度の薄い膜を電流拡散層として採用して も、十分な電流の広がりが得られ、これにより、発光電 極下に集中することがなく、光量が電流に対して比例し て増加する良好な発光特性を得ることができる。また、 電流拡散層を薄くできるために、素子分離の深さも従来 に比較して浅くでき、素子分離エッジでの上部電極配線 の段切れを発生しにくくできるという効果がある。さら に、MOCVD法によるトータルエピウエハの膜厚も薄 くすることが可能となり、発光ダイオードアレイチップ の材料であるエピウエハの価格も低減でき、それによ り、発光ダイオードアレイチップを安く製造できるとい う効果がある。また、オーミック層として高濃度Cドー プのGaAs層を設置しているため、ノンアロイ接合で も金属との良好な接続可能となり、そのために、電極材 としてA1等を使用して上部電極とその配線とを一度に 形成することが可能となり、すなわち上部電極と配線と を別工程で形成する必要がなくなり、製造工程が簡略化 できるという効果がある。また、電流拡散層上のGaA sオーミック層の一部を除去して中央部に残した領域に 電極配線を設けた構成となっているため、全面にGaA s層が残った構成と比較して、そこでの光の吸収量を減 少させることができ、また、GaAs層を横方向になが れ、素子分離の断面に達する電流量を小さくでき、その

結果、光取出し効率のよい発光ダイオードアレイを得ることができるという効果がある。さらに、GaAsオーミック層のパターンを、素子分離エッジからGaAsオーミック層まで均等距離になるようにしているため、不均等距離配置のものに比較して、非発光成分の電流を小さくできる。

【0014】次に、本発明の第2の実施の形態について 説明する。第2の実施形態は発光ダイオードアレイの製 造方法に係るものであり、製造工程を示す図7を用いて 説明する。まず、図8(A)に示すように、ウエハ状の N型GaAs基板10上に、N型GaAsバッファ層1 1、N型AIGaAs下部クラッド層12、 N型AI GaAs活性層13、P型A1GaAs上部クラッド層 14、P型AIGaAs電流拡散層15、およびN型G aAs層3を、連続的にMOCVD法により形成する。 その後、素子分離により発光部領域(発光ダイオード) を形成するために、マスク20を形成する。 この素子 分離は、GaAsとAlGaAsとのエッチング選択比 が小さい、リン酸+過酸化水素水系のエッチャントを用 いて、図8 (B) に示すように、下部クラッド層12に 届く深さでエッチングを行う。ここでは、約1μmの深 さとした。

【0015】次に、同じく図8(B)に示すように、同 ーマスク20を使用し、またクエン酸と過酸化水との体 積比が5:1のエッチャントを使用し、約30℃でGa As層3をエッチングし、各発光ダイオードのGaAs オーミック層3領域を形成する。このエッチャントは、 GaAsとA1GaAsとのエッチング選択比が100 以上得られるものであり、このエッチャントを用いるこ とによりGaAsがセルフアラインでエッチングされ、 GaAsオーミック層3領域が形成される。このとき、 GaAs層のエッチング速度は、約0.2μm/min であり、このセルフアラインによるエッチングにより、 素子分離端から等距離でGaAs層のエッチングが可能 となる。次に、エッチングで使用したマスク20を除去 した後、CVD法によりSiNなどの絶縁膜16を全面 に形成し、図8(C)に示すように、所定のマスクを用 いて、電極配線とGaAsオーミック層3との電気的な 接続をとるための開口部21を形成する。この工程は、 一般的なCF₄とO₂によるドライエッチングによって行 うことができる。次に、電極配線用のA1膜をEB蒸着 法により全面に形成し、さらに所定のマスクを形成した 後、図8(D)に示すように、リン酸などのにより不要 な部分のA1膜を除去することにより、電極配線4を形 成する。最後に、裏面にもオーミック性が取れるように Au系の電極18を全面に蒸着し、その後、一般的なダ イシングを行い、個々の発光ダイオードアレイチップを

【0016】以上のように、第2実施形態の製造方法によれば、先に、GaAsとA1GaAsとでエッチング

選択比が小さいエッチャントを用いて素子分離し、後 で、同一のマスクを用い、今度はGaAsとAlGaA sとでエッチング選択比が大きいエッチャントを用いて エッチングするようにしているため、セルフアラインで GaAs層のみをエッチングでき、これにより、GaA sオーミック層を素子分離溝から均等の位置に残して形 成することができる。また、選択比の高いエッチャント を用いて、素子分離のマスクを用いてGaAs層のエッ チングを行うようにしているので、GaAs層のエッチ ングのために、新たにマスクを合わせて作る工程が不要 となり、その結果、発光ダイオードアレイを形成する際 のマスクの数を増やすことなく、3枚のマスクで発光特 性の良好な発光ダイオードアレイを製造することが可能 となる。また、第2実施形態の製造方法によれば、Ga Asオーミック層と素子分離溝との距離を均等にするこ とが可能となり、これにより、GaAsオーミック層を 介して横方向に流れ、素子分離の端に達する電流は、一 辺に集中することなく均等になり、その結果、非発光成 分の電流を極力抑えることができる構成が得られる効果 がある。

[0017]

【発明の効果】以上説明したように、本発明では、各発 光ダイオードの各GaAsオーミック層が、各発光ダイ オードの各領域の周辺部において除去されてこの各領域 の中央部に設けられた構成にしているため、GaAs層 での光吸収が軽減され且つ横方向のリーク電流が軽減さ れ、高出力の発光ダイオードアレイを得ることができる 効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示す発光ダイオー

ドアレイチップの平面図

【図2】図1における部分拡大図

【図3】図1のA-A、線に沿った断面図

【図4】GaAsの除去の効果を説明するための電流ー 光量特性図

【図5】電流拡散層のキャリア濃度の効果を説明するための電流-光量特性図

【図6】GaAsオーミック層のパターン位置の差を説明するための電流一光量特性図

【図7】上部クラッド層14のキャリア濃度に対する発 光ダイオードの光量変化を説明するための光量特性図

【図8】本発明の第2の実施の形態を示す発光ダイオー ドアレイチップの製造工程概略図

【図9】従来技術の説明図

【符号の説明】

1,1-1~1-192 発光ダイオード

2 素子分離溝

3,3-1~3-192 P型GaAsオーミック層

4,4-1~4-192 電極配線

10 N型GaAs基板

11 N型GaAsバッファ層

12 N型Al_{0.4}Ga_{0.6}As下部クラ

ッド層

13 N型A l_{0.15} Ga_{0.85} A s活性層


14 P型A 1_{0.4} Ga_{0.6} As上部クラッ

ド層

15 P型A l_{0.4} Ga_{0.6} As電流拡散層

18 裏面電極

【図1】



【図2】






図1の発光部X1の拡大図


第1実施形態の発光ダイオードアレイの平面図





上部クラッド層のキャリア浪度に対する発光ダイオードの 光量変化

【図8】



フロントページの続き

(72)発明者 登 正治

・東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 中村 幸夫

東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Fターム(参考) 5F041 AA03 AA42 CA04 CA35 CA36 CA49 CA57 CA65 CA74 CA83 CA85 CA93 CB25 FF13